SDRAM控制器的设备与VHDL实现

       在高速实时或者非实时信号处理系统当中，利用大容量存储器实现数据缓存是一个必不可少的环节，也是系统实现中的重点和难点之一。 SDRAM （同步动态随机访问存储器）具有价格低廉、密度高、数据读写速度快的优点，从而成为数据缓存的首选存储介制裁。但是SDRAM存储体结构与RAM有较大差别，其把持时序和机制也较复杂，限制了SDRAM的利用。目前，虽然一些能家长微处理器供给了和SDRAM的透明接口，但其可扩大性和机动性不够，难以满足现实系统的恳求，限制了SDRAM的利用。

       在详细阐读SDRAM数据文档的前提下，参考ALTERA公司的IP core，利用可编程器件（CPLD，FPGA）设计了一种通用的SDRAM 把持器 。它具有很高的机动性，可以方便地和其它数据采集分析系统中，如图1所示。在该系统中，以SDRAM存储阵列缓存中频来的高速数据。存满后，数据被慢速读出至数据处理模块。下面将对SDRAM把持模块的设计进行详细的描写。

       SDRAM内存条由SDRAM内存芯片构成，根据内存条的容量大小决定内存条上内存芯片的个数。现以MICRON公司生产的TIM16LSDT6464A型SDRAM内存条为例，简要介绍SDRAM的结构。

       MIT16LSDT6464A内存条容量为512M Byte，由16片容量为32M Byte的内存芯片MT46LC32M8A2构成。16片内存芯片被分为两级，每个芯片的数据位宽为8bit。8片一组，64bit数据宽度。每个内存芯片的数据线和把持均是复用的。对内存条的读写操作，是以内存芯片组为单位的，通过内存条的片选信号S0、S1、S2、S3决定组号。S0、S2把持芯片组1，S1、S3把持芯片组2。

       SDRAM内存芯片的重要信号有把持信号、把持信号、数据信号，均为工作时钟同步输入、输出信号。

       把持信号重要有：CS（片选信号），CKE（时钟使能信号），DQM（输入、输出使能信号），CAS、RAS、WE（读写把持命令字）。通过CAS、RAS、WE的各种逻辑组合，可产生各种把持命令。

       地址信号有：BA0和BA1页地址选择信号，A0～A12地址信号，行、列地址选择信号。通过火时复用决定地址是行地址还是列地址。在读写操作中，在地线上依次给出页地址、行地址、列地址，最终断定存储单元地址。

       SDRAM的工作模式通过LOAD MODE REGISTER命令对工作模式存放器进行设置来选择。设置参量有Reserved（备用的人）Write Burst Mode（WB，写突发模式）、Operation Mode(Op Mode,工作模式)、CAS Latency(CAS延迟)、Burst Type(BT，突发类型)、Burst Length(突发长度)。

       2 SDRAM的基础读写操作

       SDRAM的基础读操作需要把持线和地址线相配合地发出一系列命令来完成。先发出BANK激活命令（ACTIVE），并锁存相应的BANK地址（BA0、BA1给出）和行地址（A0～A12给出）。BANK激活命令后必须等候大于tRCD(SDRAM的RAS到CAS的延迟指标)时间后，发出读命令字。CL（CAS延迟值）个工作时钟后，读出数据依次涌现在数据总线上。在读操作的最后，要向SDRAM发出预充电（PRECHARGE）命令，以关闭已经激活的页。等候tRP时间（PRECHARGE）命令，以关闭已经激活的页。等候tRP时间（PRECHAREG命令后，相隔tRP时间，才可再次访问该行）后，可以开始下一次的读、写操作。SDRAM的读操作只有突发模式（Burst Mode），突发长度为1、2、4、8可选。